-
Tổng quát:
ADXL: 13 bit, có th ể đo dượ c gia tốc trong phạm vi +- 16g.
ở đầu ra được định dạng 16bit và có th ể đượ c truy cập thông qua Dữ liệu số ở đầu giao diện SPI( 3ho ặc 4 dây) hoặc I2C. ADXL ứng dụng để đo gia tốc trọng trương tĩnh trong các ứ ng dụng cảm biến độ nghiêng cũng như đo gia tốc độ ng học của các quá trình chuy ền động, rung…( độ phân giải cao: 3.9mg/LSB => có th ể đo ngay cả khi độ ngiêng thay đổi ít hơn 1độ .) Có nhiều khối chức năng cả m biến: Cảm biến sự hoạt động (hay không ho ạt động): So sánh gia t ốc trên 1 trục bất kì vớ i giá trị ngưỡng đặt của ngườ i sdụng. Cảm biến sự rơi tự do của thiết bị.
Dùng cho 2 ng ắt ngoài.
-
Thông số cơ bản:
Định mức: 23uA; 2.5 V Độ phân giải: Mặc định: 10bit Có thể tớ i 13bit khi a=+-16g Nguồn cung c ấp: 2-3.6V
I/O: 1,7V
Phạm vi nhiệt độ: -48 đến 85 độ c. ứng dụng:
-
thiết bị y tế
chơi game thiết bị công nghi ệp bảo vệ ổ cứng…(shock) thông số k ỹ thuật: Độ phi tuyến: +_ 0.5 % full scale
-
-
Chân:
Reserved: bỏ ngỏ hoặc nối vớ i Vs.
NC: không k ết nối nội bộ Nguyên lý làm vi ệc: sử dụng các t ụ điện, mỗi tụ gồm 1 tấm cố định và 1 t ấm đượ c gắn vớ i 1 khối lượ ng ng dịch chuyển. gia tốc sẽ làm lệch phần khối lượ ng ng và làm m ất cân bằng các t ụ khác. Kết quả là xuất hiện 1 tín hiệu ra có biên độ tỉ lệ vớ i gia tốc. độ nhạy pha dùng để xác định độ lớ n và dấu của gia tốc. Truyền thông n ối tiếp:
-
-
Chuẩn I2C: chân CS treo cao v ớ i V I/O 2 dây Chân Alt address n ối vớ i VI/O hoặc nối đất. Chuẩn SPI: chân CS được điề u khiển bở i VXL ngoài 3 dây: ngượ c lại để chọn.
-
4 dây: xóa bit SPI( bit d6- address: 0x31)
Ngắt:
2 chân int đượ c tích cực cao. Để thay đổi (tích cực thấp): set bit int_invert trong thanh ghi data_format (address: 0x31)
Ngắt đượ c cho phép khi setbit thích h ợ p trong thanh ghi int_enable (0x2E) và truyền đến int1 hoặc int2 dựa vào nội dung của thang ghi int_map(0x2F). Có thể theo dõi các ngắt trong thanh ghi int_source
Các loại ngắ t: Ngắ t hoạt động: set bở i thanh ghi ACT_INACT_CTL khi gia t ố c lớ n hơn giá trị lưu giữ trong thanh ghi THRESH_ACT trên b ấ t kì tr ục tham gia nào. nhỏ hơn nhưng trong Ngắ t không ho ạt động: ngượ c lại, vớ i gia t ốc thời gian dài hơn thời gian quy đị nh trong thanh ghi TIME_INACT Ngắt rơi tự do: tương tự ngắt k hđ, khác ở chỗ t ấ t cả các tr ục đề u tham gia, chu kì ng ắn hơn… Ngắ t single tap: khi 1 gia t ố c (có giá tr ị lớn hơn giá trị quy định trong thanh ghi THRESH_TAP ) x ả y ra trong khoảng thờ i gian ngắn hơn thời gian quy đị nh trong thanh ghi DUR. Ngắ t double_tap: tương tự trên, khi có 2 gia t ố c xảy ra…, trong đó tap thứ 2 bắt đầu sau thời gian quy định trong thanh ghi latent nhưng vẫ n nằ m trong kho ảng thời gian quy đị nh trong thanh ghi window. Watermark: bit watermark đượ c set khi s ố lượ ng mẫu trong FIFO bằng vớ i giá trị lưu trữ trong các bit m ẫu (thanh ghi FIFO_CTL). Nó s ẽ tự động được xóa khi FIFO đượ c đọc, và giá trị sẽ quay trở lại giá trị nhỏ hơn giá trị lưu giữ trong các bit m ẫu. Sự vượt quá: bit overrun đượ c set khi DL mớ i thay thế DL chưa được đọ c. sự hoạt động chính xác của chức năng overrun phụ thuộc vào ch ế độ FIFO. ở chế độ bypass, bit overrun đượ c set khi DL mớ i thay thế DL chưa đọc trong thanh ghi DATAX,DATAY,DATAZ. Còn ở tất cả các ch ế độ khác, set bit overrun khi FIFO đầy. bit overrun tự động xóa khi nội dung của FIFO được đọ c. FIFO: là 1 bộ đệm có thể giúp tối thiểu hóa gánh n ặng xử lý của máy ch ủ. Có 4 ch ế độ đượ c chọn = cách set bit FIFO_MODE trong thanh ghi FIFO_CTL:
-
-
-
Chế độ bypass: FIFO không ho ạt động. tất cả đều trống(DL) Chế độ FIFO: DL đo đượ c từ trục x,y,z được lưu trữ trong FIFO. Khi số lượ ng mẫu trong FIFO = v ớ i mức được đã đị nh trong bit mẫu của thanh ghi FIFO, ngắt watermark đượ c set. FIFO ti ếp tục tích lũy mẫu cho đến khi nó đầ y (32 mẫu) thì dừng việc thu thập DL. Sau khi FIFO d ừng thu thập DL, thi ết bị vẫn tiếp tục làm vi ệc, do đó phát hiệ n tap có th ể đượ c sử dụng khi FIFO đầ y. ngắt watermark tiếp tục xảy ra đến khi số lượ ng mẫu trong FIFO nh ỏ hơn giá trị lưu giữ trong bit mẫu của thanh ghi FIFO_CTL. Chế độ Stream(dòng, chảy, lớp): DL đo từ trục x,y,z được lưu trữ trong FIFO. Khi số lượ ng mẫu trong FIFO = v ớ i mức quy đị nh trong bit mẫu của thanh ghi FIFO_CTL, ngắt watermark đượ c set. FIFO ti ếp tục tích lũy mẫu và gi ữ 32 mẫu cuối cùng được đo từ trục x,y,z, lo ại bỏ những DL cũ hơn khi DL mớ i
đến. Ngắt watermark tiếp tục xảy ra đến khi số lượ ng mẫu trong FIFO nh ỏ hơn giá trị lưu giữ trong bit mẫu của thanh ghi FIFO_CTL. Chế độ Trigger: FIFO tích lũy mẫ u và giữ 32 mẫu cuối cùng được đo từ trục x,y,z. sau khi 1 s ự kiện rât nhanh x ảy ra và 1 ng ắt đượ c gửi đến chân INT1 hoặc INT2 ( đượ c quyết định bở i bit trigger trong thanh ghi FIFO_CTL), FIFO sẽ giữ n mẫu cuối cùng (n được đị nh sẵn bở i bit mẫu trong thanh ghi FIFO_CTL) và sau đó làm việ c ở chế đọ FIFO, thu thập những mẫu mớ i chỉ khi FIFO chưa đầ y. nên có t ối thiểu 5us trễ giữa sự kiện trigger xảy ra và vi ệc bắt đầu đọ c DL từ FIFO để cho phép FIFO loại bỏ và giữ lại những mẫu cần thiết. việc cộng thêm các s ự kiện trigger là không th ể được cho đến khi chế độ trigger đươc reset (để reset, ta đưa thiết bị về chế độ bypass sau đó quay trở lại chế độ trigger) Lấy DL từ FIFO: DL FIFO được đọ c bở i cac thanh ghi DATAX,Y,Z. m ỗi khi DL được FIFO đọc vào, những DL cũ nhấ t sẽ được đưa đến các thanh ghi trên. K ết thúc của việc đọc vào 1 DL thanh ghi được đánh dấ u bở i việc chuyển thanh ghi 0x37 đế n 0x38 hoặc CS lên mức cao. Tự kiểm tra: set bit SELF_TEST trong thanh ghi DATA_FORMAT Khi self-test enable, 1 tín hi ệu điện sẽ được đưa vào cảm biến cơ, như kiể u 1 gia tốc đượ c cộng vào thiết bị. k ết quả là sự thay đổi đầu ra trên các tr ục x,y,z. vì tín hi ệu điện này tỉ lệ vớ i Vs nên sự thay đổi đầu ra cũng biến đổ i theo Vs.(figure P22)
-
-
-
Register map:
-
Threshold: ngưỡ ng Duration: thờ i gian tồn tại Latency: chậm Định nghĩa các thanh ghi: Devid: chứa mã ID của thiết bị Thresh_tap: 8bit, ch ứa giá trị ngưỡ ng cho ng ắt tap. Scale factor (độ phân giải): 62.5mg/LSB (FF=16g)
OFSX,Y,Z:
