Implementación de Funciones Lógicas Combinatorias con Circuitos Integrados M.S.I
36
PRÁCTICA 6 IMPLEMENTACIÓN DE FUNCIONES LÓGICAS COMBINATORIAS CON CIRCUITOS INTEGRADOS M.S.I.
OBJETIVOS:
Utilización del manual T.T.L. en la identificación y caracterización de circuitos M.S.I.
Estudio de las siguientes funciones lógicas: o Sumador binario paralelo. o Comparador de magnitud. o Decodificador. o Multiplexor.
INTRODUCCIÓN El procedimiento de diseño para los circuitos combinatorios minimiza el número de compuertas necesarias para ejecutar una función dada. Este procedimiento clásico asume que, dados dos circuitos que efectúen la misma función, aquel que utilice menos compuertas es el más óptimo. Esto no es necesariamente cierto con los circuitos integrados, ya que la cantidad de compuertas no determina el costo, si no el numero de CI y el tipo de estos utilizados. Así mismo, gran parte de la optimización es conseguir un número reducido de interconexiones. En muchas ocasiones el método clásico de diseño no produce el mejor circuito combinatorio para ejecutar una función dada. Además la tabla de verdad y el procedimiento de simplificación en este método se vuelve muy complicado si el número de variables de entrada es excesivamente grande. En una mayoría de aplicaciones, un procedimiento de diseño alterno puede producir un circuito resultante aun mejor que le obtenido al seguir el método clásico de diseño. La posibilidad de un procedimiento de diseño alterno depende del problema en particular y del ingenio del diseñador. Cualquier procedimiento que se seleccione nos llevará a una función que consecuentemente implementaremos. Antes de implementar la primera pregunta que debemos contestar es si esa función esta disponible en un circuito integrado como M.S.I. si no se encuentra un componente M.S.I. M.S.I. que produzca exactamente la función requerida, un diseñador recursivo debe poder formular un método para incorporar un M.S.I. en su circuito. La selección de componentes M.S.I. con preferencia sobre las compuertas en S.S.I. es extremadamente importante ya que invariablemente dará como resultado una reducción considerable de “ chips “ y de cables externos de interconexión en la implementación de sistemas digitales.
E. Romero A. – ITSON
Laboratorio de Sistemas Digitales I (plan 2002)
Implementación de Funciones Lógicas Combinatorias con Circuitos Integrados M.S.I
37
Esta práctica se divide en dos secciones, de tal forma que se tenga un aprovechamiento óptimo de los puntos estudiados. En la primera parte se estudian dispositivos tales como sumadores y comparadores. En la segunda parte corresponde al estudio de los decodificadores. Concluyendo con los multiplexores.
MATERIAL Y EQUIPO EMPLEADO Cantidad 1 2 2 2 2 1
Descripción Fuente de alimentación de 5 VDC CI SN 7483 CI SN 7485 CI SN 7400 CI SN 7404 CI SN 74150 CI SN 7408 CI SN 74138 CI SN 7410 LED’S Resistores de 220, 330, 470 ó 560 ohms, ¼ W. Resistores de 1K ó 2.2K, ¼ W. Microswith de 8P8T Protoboards Probador Lógico
Pre-reporte:
Investigar los diagramas esquemáticos y las tablas de verdad de los C.I. M.S.I. concernientes a los puntos: 1, 4, 6 y 9.
Para la primera parte, elaborar los diagramas esquemáticos para expansiones de los circuitos (puntos 3 y 5).
Para la segunda parte, diseñar los circuitos especificados en los puntos 7 y 10 de la práctica.
DESARROLLO EXPERIMENTAL Primera parte: C.I.’s sumadores y comparadores Sumador binario paralelo de 4 bits 1.- Utilizando el CI 7483 implemente el sumador binario de 4 bits tal como se muestra en la figura 6.1.
E. Romero A. – ITSON
Laboratorio de Sistemas Digitales I (plan 2002)
Implementación de Funciones Lógicas Combinatorias con Circuitos Integrados M.S.I
13
C0
16
C4
B3
7
B2
11
B1
15 S4
1
2
A4
3
S3
6
S2
9
A3
8
DATO B
R = 220 OHMS
14
14
B4
4 DATO A
C O
38
A2 S1
10
A1
7483
Figura 6.1: Sumador binario de 4 bits.
2.- Realice un mínimo de 5 sumas para comprobar su funcionamiento . 3.- Apoyándose en lo solicitado en el pre-reporte, efectúe la expansión del circuito para obtener un sumador de 8 bits, utilizando otro CI 7483. Compruebe su funcionamiento efectuando un mínimo de tres sumas.
Comparador de magnitud 4.- Utilizando el CI SN 7485, implemente el comparador de magnitud de 4 bits como se muestra en la figura 6.2. Compruebe su funcionamiento. 10 12 DATO A
13 15 9 11
DATO B
14 1 2
5V
3 4
A0 A1 A2 A3 B0 B1 B2 B3
7 A
A
A=B
A=B
A>B
A>B
R = 220 OHMS
6 5
7485
Figura 6.2: Comparador de dos números de 4 bits
5.- Acorde al diagrama elaborado para el pre-reporte, implemente la expansión del circuito anterior para obtener un comparador de 8 bits. Compruebe su funcionamiento.
E. Romero A. – ITSON
Laboratorio de Sistemas Digitales I (plan 2002)
Implementación de Funciones Lógicas Combinatorias con Circuitos Integrados M.S.I
39
Segunda parte: C.I.’s decodificadores y multiplexores Decodificador de 3 a 8 líneas 6.- Implemente un decodificador con el CI 74LS138 (figura 6.3). Compruebe su funcionamiento obteniendo su tabla de verdad (incluyendo las entradas de habilitación G1, G2A y G2B). 1 2
SELECCIÓN DE ENTRADAS
3
A
Y0
B
Y1
C
Y2 Y3
6 4
HABILITACIÓN
5
Y4 G1
Y5
G2A G2B
Y6 Y7
15 14 13 1 2 11
SALIDAS (VERIFICAR CON EL PROBADOR LÓGICO)
10 9 7
74LS138
Figura 6.3: Decodificador 3 a 8 implementado con el CI 74LS138
7.- Diseñe un sumador completo, utilizando un CI 74LS00, un CI 74LS32 y el decodificador del punto anterior. Compruebe su funcionamiento. 8.- Implemente el sumador y compruebe su funcionamiento utilizando interruptores a las entradas y LED’s a la salida.
Multiplexor de 16 a 1 9.- Implemente un multiplexor de 16 a 1 (CI 74150), de acuerdo a la figura 6.4 compruebe su funcionamiento obteniendo su tabla. Considere todas las combinaciones posibles para las entradas selectoras de datos.
SALIDA 10 74150
M L S B 0 1 2 3 4 5 6 7 8 9
M S B 10 1 1 1 2 1 3 1 4 1 5
ENTRADAS SELECTORAS DE DATOS
ABCDG
STROBE ENTRADA DE DATOS
Figura 6.4: Multiplexor experimental con el CI 74150.
E. Romero A. – ITSON
Laboratorio de Sistemas Digitales I (plan 2002)
Implementación de Funciones Lógicas Combinatorias con Circuitos Integrados M.S.I
40
10.- Apoyándose en el circuito de la figura 6.4, diseñe e implemente con el MUX 74150, un circuito lógico capaz de representar la función: F (W, X, Y, Z) = ∑(2, 4, 5, 6, 13, 14)
ACTIVIDADES COMPLEMENTARIAS Desarrolle los puntos siguientes: 1. Respecto al punto 3, justifique algebraicamente el funcionamiento del sumador, respecto a la variable C0 (acarreo de entrada). 2. Investigue, para el punto 4, ¿Cuál es el tiempo de comparación para una palabra de 8 bits?. Siguiendo ese modelo, ¿Cuál es el tiempo de comparación para una palabra de 16 bits?. 3. Implemente con CI 74LS85, un sistema que procese palabras de 32 bits con un tiempo de propagación de 72ns 4. Implemente un decodificador de 24 líneas utilizando los CI 74LS138 necesarios. Justifique su diseño. 5. Diseñe un circuito lógico con S.S.I que cumpla con la siguiente tabla de verdad. Simplifique al máximo.
ENTRADAS A B C 0 0 0 0 1 1 1 1
0 0 1 1 0 0 1 1
0 1 0 1 0 1 0 1
X0
X1
X2
1 0 0 0 0 0 0 0
0 1 0 0 0 0 0 0
0 0 1 0 0 0 0 0
SALIDAS X3 X4 0 0 0 1 0 0 0 0
0 0 0 0 1 0 0 0
X5
X6
X7
0 0 0 0 0 1 0 0
0 0 0 0 0 0 1 0
0 0 0 0 0 0 0 1
6. ¿Qué diferencia existe entre un decodificador y un demultiplexor? 7. ¿Qué configuración con MUX’s propone para la implementación de una función de 7 entradas capaz de detectar solo las letras mayúsculas en código ASCII? 8. Mencione ventajas y desventajas de generar minitérminos y funciones lógicas con S.S.I., decodificadores y multiplexores.
E. Romero A. – ITSON
Laboratorio de Sistemas Digitales I (plan 2002)
